第四章

集成触发器和时序逻辑电路

题2.4.1

电路如图题2.4.1所示。已知A、B波形，判断Q的波形应为(A)、(B)、(C)、(D)中的哪一种。假定触发器的初始状态为0。

图题2.4.1

解：电路是一个由“或非”门构成的基本触发器，当都为“1”时，而当=0，=1时，则，而，所以应该是(B)波形正确。

题2.4.2

电路如图题2.4.2所示。能实现的电路是哪一种电路。

图题2.4.2

解：

对(a)电路，只有当A=1时才是计数型触发器；而(b)电路是T触发器，只有当T=1时，才是计数触发器；(c)可以实现计数即，(d)电路也不可能是计数式触发器。所以实现功能的电路是(c)。

题2.4.3

在钟控RS触发器(教材图2.4.4(a)所示中，S、R、CP端加入如图题2.4.3所示波形，试画出Q端的波形(设初态为0)。

图题2.4.3

解：在钟控RS触发器（即同步RS）中，在R=S=1时，而如若RS同时变为“0”后，的状态将不能确定，现在RS同时为1后不同时为“0”，所以有如下波形。

Q

CP

R

S

题2.4.4

电路如图题2.4.4所示，的电路是哪

一些电路。

图题2.4.4

解：对(a)电路，因为是D触发器，所以有

对(b)电路，因为是RS触发器,所以有

对(c)电路，因为是T触发器,对(d)电路，因为是JK触发器,因此，能实现的电路是（b）和（d）两个电路。

题2.4.5

根据图题2.4.5所示电路及A、B、C波形，画出Q的波形。(设触发触器初态为0)。

图题2.4.5

解：电路是一个上升沿触发的D功能触发器，它的波形如图所示：

C

B

A

Q

题2.4.6

试画出D触发器、JK触发器、T触发器的状态转换图；

解：D解发器的状态转换图如下：

JK触发器的状态转换图为：

T触发器的状态转换图为：

题2.4.7

设图题2.4.7中各个边沿触发器初始皆为“0”状态，试画出连续六个时钟周期作用下，各触发器Q端的波形。

图题2.4.7

解：假定所有的解发器电路结构都为TTL结构，所以，当输入端悬空时，该端表示高电平，为此，下面画出的波形都在该假定下得出。

题2.4.8

由负边沿JK触发器组成的电路及其CP、J端输入波形如图题2.4.8

所示，试画出Q端的波形(设初态为0)。

图题2.4.8

解：该题的复位端由CP和Q的与非实现，所以应该十分注意复位端的作用。波形图为：

题2.4.9

图题2.4.9所示电路为CMOS

JK

触发器构成的双相时钟电路，试画出电路在CP作用下，QA和QB的波形(设初态Q为0态)。

图题2.4.9

CP

解：JK触发器本身接成了计数型触发器，所以只要先画出的波形，就不难画出的波形了。

题2.4.10

由维阻D触发器和边沿JK触发器组成的电路如图题2.4.10(a)

所示，各输入端波形如图(b)。当各触发器的初态为0时，试画出Q1和Q2端的波形，并说明此电路的功能。

图题2.4.10

解：该题由二种功能和二种边沿的触发器组成，要注意复位端的作用。

电路是一个单脉冲触发器，即只要B触发一次，才输出一个B的一个周期的脉宽脉冲。

题2.4.11

图题2.4.11所示电路为由CMOS

D触发器构成的三分之二分频

电路(即在A端每输入三个脉冲，在Z端就输出二个脉冲)，试画出电路在CP作用下，Q1、Q2、Z各点波形。设初态Q1=Q2=0。

图题2.4.11

解：这是一个分频电路，其波形为：

题2.4.12

TTL主从JK触发器J、K端波形如图题2.4.12所示，试画出Qa

(主触发器输出)及Qb(从触发器输出)端的波形。设初态Q为1。

图题2.4.12

解：主从JK触发器结构主要由二个同步RS组成，触发器接收JK信号并完成翻转在一个时钟周期内分二个节拍完成，所以有下面的规律：

①

触发器的初态为“0”时，即，在CP=1期间，主触发器接收J端的信号，只要J端出现过“1”，则主触发器首先变为“1”态，而与K端信号无关，在CP下降沿后，主触发器封锁，接收的状态不变，而从触发器状态将按主触发器翻转为“1”；

②

触发器的初态为“1”时，即，在CP=1期间，主触发器接收K端的信号，只要K端出现过“1”，则主触发器首先变为“0”态，而与J端信号无关，在CP下降沿后，主触发器封锁，接收的状态不变，而从触发器状态将按主触发器翻转为“0”；

所以有下面的波形。

K

CP

J

Qb

Qa

题2.4.13

试用一个CMOS

D触发器，一个“与”门及二个“或非”门构成一个JK触发器。

解：

这是将D功能触发器转换为JK功能触发器的一个功能转换电路，转换的的基本思路如图所示：

转换电路

1D

C1

JK触发器

因为D触发器的特性方程为：,而触发器的特性方程为

所以，所以电路为：

≥1

≥1

&

J

K

Q

Q

CP

1D

C1

题2.4.14

由负边沿JK触发器组成的电路及CP、A的波形如图题2.4.14所

示，试画出QA和QB的波形。设QA的初始状态为0。

图题2.4.14

解：在画该电路的波形时，注意有二个复位信号，其它按JK触发器的功能画即可。

CP

题2.4.15

由维阻D触发器和负边沿JK触发器构成的电路及CP、和的波形如图题2.4.15所示，试画出Q1和Q2的波形。

图题2.4.15

解：该题请注意维阻D是上升沿触发，而JK触发器是下降沿触发后画出的波形如下：

CP

D

Q1

Q2

题2.4.16

图题2.4.16给出了JK触发器和门电路构成的串行数据比较器（输入为串行数据Ai和Bi，输出为比较结果)，清零后送入数据进行比较。试分析后在Z1、Z2、Z3输出端标明A＞B或A＜B或A=B。并填写题表2.4.16真值表的输出栏。

图题2.4.16

题表2.4.16真值表

清

除

输

入

输

出

（）

（）

（）

0

×

×

0

0

0

0

解：

清

除

输

入

输

出

Cr

Ai

Bi

Z1(A>B)

Z2(A

Z3(A=B)

0

×

×

0

0

0

0

0

0

0

0

0

0

0

0

0

0